<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
	<title><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></title>
	<link>http://www.openhw.com/content/rss.php</link>
	<description><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></description>
	<language>zh-cn</language>
	<copyright>Copyright 2006 www.eefocus.com</copyright>
	<webMaster>admin@eefocus.com</webMaster>
		<item>
	  <link>http://www.openhw.com/html/01-04/1171304050154mvKQ.html</link>
	  <title><![CDATA[赛灵思CEO：从危机中发现契机]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 04 Jan 2009 09:04:54 +0000</pubDate>
	  <description><![CDATA[虽然截至目前，我们还没有看见由美国次贷危机引起的经济衰退对半导体产业造成全方位的冲击，虽然在目前这样的大环境下半导体产业将要受到的冲击不可避免。作为消费者或者产业的领导者，我们普遍关心的是：在这场波澜浩大的产业经济衰退之期，有没有什么领域或者某种技术能够避免这场浩劫？FPGA技术领导厂商赛灵思公司全球总裁兼CEO Moshe Gavrielov就为我们介绍了经济衰退环境下的FPGA技术/厂商发展情况。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/01-04/1171304040129SmFw.html</link>
	  <title><![CDATA[无线传感器网络SOC芯片的低功耗设计]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 04 Jan 2009 08:36:29 +0000</pubDate>
	  <description><![CDATA[无线传感器网络SOC芯片与传统的MSP430+TRF6903方案比较起来更有优势，前者在可靠性，功耗，面积方面都更好。此方案在FPGA验证平台上验证成功，设计的工作频率为20Mhz，速度传输率达到64kbps，满足了无线传感器网络传输速度要求；并在Cadence的数字后端平台实现芯片的后端设计，工作频率可达到100Mhz。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/01-04/1171304040152efw6.html</link>
	  <title><![CDATA[安全通信系统的FPGA实现]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 04 Jan 2009 08:23:52 +0000</pubDate>
	  <description><![CDATA[信息安全的解决方案目前主要集中于采取单一的措施来保证信息的安全性，针对各种攻击手段，防范措施主要集中于信息加密技术、安全交换机技术、防火墙技术、认证技术，入侵检测技术等，这些技术从不同的方面对安全性提供了较好的保障，但各有缺点和不足，这将成为网络防护的软肋，因此，本文也尝试性地提出了一种集数据加密技术和访问控制策略于一体的信息安全解决方案。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/01-04/1171304040151q1Ta.html</link>
	  <title><![CDATA[金融危机对于PLD产业是机遇]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 04 Jan 2009 08:18:51 +0000</pubDate>
	  <description><![CDATA[对于面向全球市场采用了单芯片方案的新产品，在不同地区推出时需要提供各种各样的型号。从工业到消费类和军事领域，在迅速出现的某些世界市场上，例如各类应用中的显示器市场，需要针对不同的地区提供一系列的产品尺寸和配置，包括屏幕尺寸和分辨率、性能、工作环境、HDTV和广播标准等。今天，FPGA支持使用单一硬件平台，根据市场或者地区需求来重新调整设计，非常灵活，在很多这类应用中发挥了重要作用。可编程逻辑成本一直保持每年5%的下降，有助于实现更低的总拥有成本。成本的下降符合摩尔定律，创新的体系结构使人们能够面向生产进行]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-28/11713281112346SLX.html</link>
	  <title><![CDATA[并行NOR Flash在SOPC开发中的应用]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 28 Dec 2008 03:54:34 +0000</pubDate>
	  <description><![CDATA[本文讨论了在以Xilinx Spartan XC3S1600E为基础的SOPC设计中，Intel J3D并行NOR Flash的4种不同用途及其使用方法与技巧，尤其对一些技术关键问题予以详细的阐述，其中融入了笔者在项目开发中的实际经验，具有较高的参考价值。J3D既可以用于存储FPGA配置比特流，又可以存储软处理器程序代码，也可以存储非易失的数据和参数，甚至三者可以并存于同一片J3D中。本文只是以Intel J3D并行NOR Flash为例讨论其在SOPC开发中的用法，这些方法同样适用于其他厂家具有CFI（]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-28/1171328111250ZdmL.html</link>
	  <title><![CDATA[VHDL编码中面积优化探讨]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 28 Dec 2008 03:52:50 +0000</pubDate>
	  <description><![CDATA[VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言，是随着可编程逻辑器件（PLD）的发展而发展起来的。这种用语言描述硬件电路的方式，容易修改和保存，且具有很强的行为描述能力，所以在电路设计中得到了广泛应用。利用VHDL语言对PLD开发，面积（Area）是一个很重要的指标。通过“面积”优化可以使用规模更小的可编程逻辑芯片，从而降低系统成本；改善电路性能，降低器件功耗；为以后的技术升级留下更]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-28/1171328111257Rtwr.html</link>
	  <title><![CDATA[基于Stratix系列FPGA的快速并行FIR滤波器在钢板表面缺陷图像预处理中的应用]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 28 Dec 2008 03:50:57 +0000</pubDate>
	  <description><![CDATA[随着现代工业的高速发展以及对技术的更高要求，业界对工业原材料也提出了越来越苛刻的要求。特别是作为工业基础原材料的冷轧薄板，更是受到人们的极大关注。能否提供表面质量优异的薄板对于最终产品的性能起到了非常关键的作用。目前国内外在本领域的研究成果大致为分别利用线、面阵CCD获取表面图像，由后续软件对图像加以分析的方法来实现对表面质量的检测处理。由于要求实时高速检测，若仍然采用软件处理的方法，对于计算机来讲，显然处理负担是异常沉重的。近几年来，随着ASIC技术的迅猛发展以及IP设计的逐渐成熟，使得FPGA具有实时]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-28/1171328111256GdmB.html</link>
	  <title><![CDATA[基于Virtex系列FPGA的可编程嵌入式信号处理背板的开发设计]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 28 Dec 2008 03:48:56 +0000</pubDate>
	  <description><![CDATA[介绍了基于Ｖｉｒｔｅｘ系列ＦＰＧＡ和ＴＭＳ３２０Ｃ４０ＤＳＰ的可编程通用信号处理背板的设计和制作；并对Ｖｉｒｔｅｘ系列ＦＰＧＡ的性能和特点进行了分析；同时还叙述了可编程通用信号处理背板的调试；最后给出了背板应用开发实例。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-28/1171328111233T1cc.html</link>
	  <title><![CDATA[基于Virtex-ⅡPro的高速串行IO及在光互连网络中的应用]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 28 Dec 2008 03:46:33 +0000</pubDate>
	  <description><![CDATA[目前，各种应用对数据传输率的要求越来越高，高速串行互连技术由于将时钟与数据合并进行传输，从而克服了高速并行数据传输过程中的时钟和数据的抖动问题。Xilinx公司的Virtex-Ⅱ Pro FPGA器件中所提供的用于实现高速串行互连的RocketIO IP核具有使用简单、配置灵活、集成度高等优点，我们将它用于解决光互连接口卡中高速串行数据传输问题，简化了设计，提高了系统的集成度和可靠性。同时，在基于研祥公司的工控机主板上我们完成了光互连接口卡的可行性测试。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-28/11713281112522ZTS.html</link>
	  <title><![CDATA[基于Virtex-5 FPGA设计Gbps无线通信基站]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sun, 28 Dec 2008 03:41:52 +0000</pubDate>
	  <description><![CDATA[LTE、IMT-Advanced等未来移动通信系统要支持大量的宽带用户和极高的空中接口速率，使用MIMO、OFDM、LDPC等复杂的通信信号处理算法，具有动态可重配置、计算资源动态调度能功能，对基站的计算处理和互连提出了极高的要求。以单平台多系列的Virtex-5系列FPGA为核心设计的Gpbs无线通信基站，采用基于交换的互连和分组的数据传输机制，可以验证各种未来无线通信所使用的算法与技术，实现Gbps的无线传输通信。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-27/1171327021258nclD.html</link>
	  <title><![CDATA[基于Virtex5高性能FPGA的脉冲激光测距系统设计]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sat, 27 Dec 2008 06:14:58 +0000</pubDate>
	  <description><![CDATA[传统激光脉冲时间测距系统常采用模拟电路阈值检测实现时刻鉴别。这种方法比较简单，但受脉冲幅度变化的影响较大，且对信噪比要求很高。当信噪比很低时，则无法实现测距功能。因此不用门控电路控制脉冲计数，而直接利用高速数据采集器件及计算机进行数据采集和处理，可以获得大量的回波信息。面对高速率的传输数据，高性能FPGA的接口设计便成为连接前端A／D与后端信号处理器的纽带。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-27/1171327021258oqWv.html</link>
	  <title><![CDATA[基于Virtex5高性能FPGA的脉冲激光测距系统设计]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sat, 27 Dec 2008 06:14:58 +0000</pubDate>
	  <description><![CDATA[传统激光脉冲时间测距系统常采用模拟电路阈值检测实现时刻鉴别。这种方法比较简单，但受脉冲幅度变化的影响较大，且对信噪比要求很高。当信噪比很低时，则无法实现测距功能。因此不用门控电路控制脉冲计数，而直接利用高速数据采集器件及计算机进行数据采集和处理，可以获得大量的回波信息。面对高速率的传输数据，高性能FPGA的接口设计便成为连接前端A／D与后端信号处理器的纽带。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-27/1171327021209D5tV.html</link>
	  <title><![CDATA[基于Actel Fusion FPGA的无位置传感器无刷电机控制器]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sat, 27 Dec 2008 06:11:09 +0000</pubDate>
	  <description><![CDATA[无刷电机控制器硬件平台基础上分别编制开发了FPGA内部各功能单元，并进行了编译链接和引脚分配。经过实验实现了对无刷电机的平稳启动和转速调节。所用无刷电机24 V供电，额定转速l 600 r／min。由该FPGA控制器控制的调速范围为760~1 600 r／min内连续可调。该控制器的实现充分体现了Actel Fusion系列混合信号FPGA在模数混合系统应用中的高度集成性，真正单片SoC的优点，为Fusion系列FPGA器件的应用提供了参考价值。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-27/11713270212091mpy.html</link>
	  <title><![CDATA[基于Actel Fusion FPGA的无位置传感器无刷电机控制器]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sat, 27 Dec 2008 06:11:09 +0000</pubDate>
	  <description><![CDATA[无刷电机控制器硬件平台基础上分别编制开发了FPGA内部各功能单元，并进行了编译链接和引脚分配。经过实验实现了对无刷电机的平稳启动和转速调节。所用无刷电机24 V供电，额定转速l 600 r／min。由该FPGA控制器控制的调速范围为760~1 600 r／min内连续可调。该控制器的实现充分体现了Actel Fusion系列混合信号FPGA在模数混合系统应用中的高度集成性，真正单片SoC的优点，为Fusion系列FPGA器件的应用提供了参考价值。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-27/1171327011244rRS3.html</link>
	  <title><![CDATA[基于CPLD和VS1011E解码器的电梯语音系统设计]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sat, 27 Dec 2008 05:37:44 +0000</pubDate>
	  <description><![CDATA[语音系统是电梯不可缺少的部分，用于楼层报数、方向提示、报警告示、消防对讲以及广告宣传等。传统语音系统绝大多数采用语音器件存储和播放语音，但存在比如外围电路复杂、音质差、成本高、容量小以及语音不易更改等缺陷。鉴于此，设计了一款基于CPLD和VS1011E解码器的电梯语音系统。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-26/5922726041259vbt3.html</link>
	  <title><![CDATA[美国Digilent一行访问江苏大学]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Fri, 26 Dec 2008 08:26:59 +0000</pubDate>
	  <description><![CDATA[暂无简介,请查看详情!]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-26/5922726031230OaGV.html</link>
	  <title><![CDATA[赛灵思为加速视频开发推出新版XtremeDSP视频入门套件]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Fri, 26 Dec 2008 07:12:30 +0000</pubDate>
	  <description><![CDATA[暂无简介,请查看详情!]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-25/5311325121243YuJk.html</link>
	  <title><![CDATA[赛灵思大学计划――一个特别的计划]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Thu, 25 Dec 2008 04:19:43 +0000</pubDate>
	  <description><![CDATA[赛灵思与大学的接触开始于公司成立的1985年，逐渐发展成现在的大学计划也取得了丰硕的成果，赛灵思的大学计划主要的内容还是建立联合实验室，为实验室提供免费的设备，以及师资力量的培训、研究项目赞助以及联合实习、客座演讲、交互研发等等。几日前，赛灵思公司全球大学计划高级总监Patrick Lysaght在接受与非网记者的采访时自信满满的表达他的看法――“赛灵思的大学计划是一个非常特别的大学计划”。也许有人会提出这样的疑问“赛灵思的大学计划的特别之处到底是什么”，Patrick Lysaght对此作出如下的解释“]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-24/1171324051246sOek.html</link>
	  <title><![CDATA[采用FPGA提高广播应用的集成度]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Wed, 24 Dec 2008 09:02:46 +0000</pubDate>
	  <description><![CDATA[与ASSP相比，Altera的DVB-ASI和SDI可编程逻辑解决方案能够显著降低广播设备的开发成本。将DVB-ASI和SDI功能集成到少量器件中，进一步降低了成本、节省了电路板空间，降低了复杂性。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-24/11713240512000Gqo.html</link>
	  <title><![CDATA[CPLD通用写入器设计与开发]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Wed, 24 Dec 2008 09:01:00 +0000</pubDate>
	  <description><![CDATA[设计出CPLD脱机编程写入器，对CPLD进行编程写入，而不需要开发实物基板，实物基板设计时就不需要留有JTAG接口。这样能节约基板，减少产品体积。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-24/1171324041209Fkpk.html</link>
	  <title><![CDATA[FPGA将在4G无线网络中扮演突出角色]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Wed, 24 Dec 2008 08:58:09 +0000</pubDate>
	  <description><![CDATA[即将到来的3G CDMA2000和WCDMA/GSM无线网络标准向4G LTE (Long Term Evolution，长期演进)的融合为下一代基站开发人员提出了许多挑战。如何设计同时支持现有3G通信标准和下一代标准的下一代基站？同时最好是能够在竞争中领先一步，提供的解决方案甚至可以适应通信行业所采纳的LTE之后的后续标准。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-24/1171324041227YMom.html</link>
	  <title><![CDATA[Altera与DDD将2D数字图像带入3D]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Wed, 24 Dec 2008 08:49:27 +0000</pubDate>
	  <description><![CDATA[FPGA;Altera]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-24/1171324041259kv26.html</link>
	  <title><![CDATA[基于FPGA的RFID系统解码模块设计]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Wed, 24 Dec 2008 08:46:59 +0000</pubDate>
	  <description><![CDATA[RFID技术(radio frequency identification)是一种非接触式智能识别技术，它通过射频信号自动识别目标对象并获得相关信息。整个识别过程无需人工介入，可同时识别多个对象并可以识别高速运动的物体，操作简单，广泛应用在车辆自动识别系统、物流管理与监控、仓库管理、门禁系统以及军事等领域。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-24/1171324041206cvTU.html</link>
	  <title><![CDATA[直扩导航系统中数字科思塔斯环的FPGA设计与实现]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Wed, 24 Dec 2008 08:45:06 +0000</pubDate>
	  <description><![CDATA[扩频接收机载波的同步包括捕获和跟踪两个过程，载波捕获即多普勒频移的粗略估计通常包含在伪码同步过程中，而精确的载波相位及多普勒频移则通过FLL（锁频环）和PLL（锁相环）跟踪来实现。锁频环直接跟踪载波频率，而锁相环则直接对载波相位进行跟踪。锁相环具有较高的跟踪精度，但对通信链路干扰的容忍能力差，特别是受载体动态引入的多普勒频移影响较大；而锁频环具有较好的动态性能，但跟踪精度较低。载波跟踪环的跟踪精度决定了最后定位测量的精度。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-24/1171324041246bvIs.html</link>
	  <title><![CDATA[数字下变频的FPGA实现]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Wed, 24 Dec 2008 08:42:46 +0000</pubDate>
	  <description><![CDATA[本文介绍了一种应用于数字化中频频谱分析仪的数字下变频电路，整个电路基于FPGA实现，结构简单，易于编程实现。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-23/5922723011202Takb.html</link>
	  <title><![CDATA[赛灵思Virtex-5 FXT器件量产，新款Virtex-5 TXT FPGA开始供货]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Tue, 23 Dec 2008 05:30:02 +0000</pubDate>
	  <description><![CDATA[暂无简介,请查看详情!]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-23/5922723101201uH86.html</link>
	  <title><![CDATA[Digilent“上海探戈”――走入上海大学]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Tue, 23 Dec 2008 02:10:01 +0000</pubDate>
	  <description><![CDATA[暂无简介,请查看详情!]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-22/1171322041213pzjF.html</link>
	  <title><![CDATA[如何发现并解决FPGA设计中的时序问题]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Mon, 22 Dec 2008 08:43:13 +0000</pubDate>
	  <description><![CDATA[时序问题的恼人之处在于没有哪种方法能够解决所有类型的问题。由于客户对于和现场应用工程师共享源代码通常非常敏感，因此我们通常都是通过将工具的潜力发挥到极致来帮助客户解决其时序问题。当然好消息就是通过这种方法以及优化RTL代码，可以解决大多数时序问题。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-22/11713220412520qym.html</link>
	  <title><![CDATA[换体DMA高速数据采集电路的CPLD实现]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Mon, 22 Dec 2008 08:36:52 +0000</pubDate>
	  <description><![CDATA[在本换体DMA高速数据采集电路中,用复杂可编程逻辑器件CPLD来实现数据缓存、带分页功能的地址发生器以及复杂的逻辑和时序电路等,使得电路大大简化;同时硬件电路软件化,具有可在线更新、升级容易、保密性强等特点。本换体DMA高速数据采集电路已成功地应用在生物医学仪器、核谱获取电路中。]]></description>
	</item>
		<item>
	  <link>http://www.openhw.com/html/12-20/1171320081225Bb7q.html</link>
	  <title><![CDATA[基于Scilab的数字电路设计工具设计]]> </title>
	  <author><![CDATA[]]></author>
	  <category><![CDATA[OpenHW, 中国首个 开放源码硬件 社区]]></category>
	  <pubDate>Sat, 20 Dec 2008 12:58:25 +0000</pubDate>
	  <description><![CDATA[本文介绍了一种基于Scilab的数字电路设计工具的设计与实现方法，目前EDA技术应用广泛，但是开放源码的EDA工具却很少，因此开发开放源码的硬件设计工具是很有意义的。该软件作为OPEN SOURCE，以期为中国的集成电路产业发展做出贡献。]]></description>
	</item>
	  </channel>
</rss>