| 项目名称：32位RISC处理器软核的设计与验证( Potato-I) |
|
| 应用领域：消费类电子 |
| 设计摘要： |
在FPGA上验证有多个处理器工作模式和能够处理中断、异常的32位RISC处理器软核Potato-I. |
| 系统原理和技术特点： |
Potato-I 是32位五级流水线RISC处理器软核.
Potato-I 有自己的指令编码和寻址方式, 有两个处理器工作模式,能够处理外部中断和内部异常.
Potato-I 的主要组成部分为: 指令译码器, 寄存器堆, 前推逻辑, ALU, PC产生模块, CPU模式控制模块,流水线寄存器等. |
系统框图：risc32.JPG |
| 计划书： Xilinx大学生竞赛项目计划书.doc [340.5 KB] |
|
| 当前项目状态： |
流水线正常工作，能够运行简单代码，包括条件转移，函数调用，中断服务，Dcache、Icache无异常，特殊功能寄存器访问正常。 |
|
| 拟采用的平台：初级板-Spartan-3E,50万门,Flash,SDRAM,USB2.0,Ethernet,VGA,A/D, D/A |
|
| 是否需要设计扩展板？否 |
|
| 需要的基本功能： |
请同时下载该项目版权声明
|
update 08-04-19 14:04:46
本代码在POTATO-I处理器核基础上实现了简单的加减法计算器，综合后可下载到开发板上运行。
|
update 08-04-18 00:04:18
本版本补丁实现了多文件编译,提供反汇编工具objdump，二进制文件工具readelf,nm等，以协助调试程序！解开.rar文件,cd binutils-2.17; cat ../binutils-2.17-potato-patch-0418 | patch p1 即可完成对源代码的更新！
|
update 08-04-03 09:04:01
对 《《《RTL代码_仿真工程_设计说明_视频说明》》》 中的 《《《cpu_verilog_for_syns_demo》》》 文件夹中未使用的模块进行删除。工程最后生成的.BIT文件可以直接下载到SPARTAN-3E学习版。
|
|
正在读取数据……