utoo的博客

ISE综合后能够得到这样一个timing report      Minimum period: 1.124ns (Maximum Frequency: 889.318MHz)    Minimum input arrival time before clock: 3.138ns    Maximum output required time after clock: 51.163ns    Maximum combinational path delay: No path found   各个时间的解释如下：   The maximum path from all primary inputs to the sequential elements: Minimum input arrival time before clock -- Path1 in the attached screenshot   The path fr...

阅读全文>>

        愚人节的那天知道自己拿了eefocus的赛灵思FPGA技术社区举办的“第一届赛灵思FPGA博客征文大赛”的第二名，虽然是愚人节，但我有自信这不是个玩笑，呵呵。         这个星期一就收到eefocus寄来的奖品，开发板和证书，中间有一点点小小的波折，不过十分耐心，认真和nice的Haly还是帮我解决了，十分感谢！我相信这样的态度会使这个社区越办越好！感谢eefocus提供这样一个可以给大家相互学习和交流的平台！        开发板和证书： ...

阅读全文>>

   前几天看到kevin老师对思维控制的玩具很感兴趣。这让我想起来，大三的时候和室友ZDX遐想出来的一个项目《感知心情的耳环》。这个是当时老师布置的小作业，要求是有创意，但是不一定要能做出来。所以，这个东西是没有被实现的。呵呵，以下作品纯属虚构，如有雷同，不胜荣幸。  俗话说：“女人心海底针.”但是，感知女人的心情，对于维持家庭的美满，维持婚姻的幸福，感情的稳定，却是一件及其重要的事情。     通过我们的感知心情的耳环，可以帮助那些不懂如何“察言观色”的男人更好地感知女人的心...

阅读全文>>

    看到walter在写堆(heap)和栈(stack)的区别，就让我想到之前在移植AVS的参考代码到powerpc时遇到的问题。因为视频解码是涉及大量存储的程序，所以需要调整堆(heap)和栈(stack)的大小。 EDK下如何调整堆(heap)和栈(stack)？ 如下图： 还有一个不错的网站在讲这个： http://www.labbookpages.co.uk/fpgas/edkHowTos/c...

阅读全文>>

序言 在担任公司高管的几年间，我面试过数以百计的各个层面的员工，其中最让我感到遗憾的一个现象就是很多人有着非常好的素质，甚至有的还是名校的毕业生，因为不懂得去规划自己的职业，在工作多年后，依然拿着微薄的薪水，为了一份好一点的工作而奔波。很多这样的人，他们只要稍微修正一下自己的职业方向，就能够在职业发展上走得更从容。 有一次一个大连理工大学的研究生，好像是学电子的，来应聘我们的公关企划部部长。那小伙长得不错，将近一米八的身高，很阳光，个人素质也很好。他研究生毕业后去了一家稍微有点规模的IT企业，...

阅读全文>>

  ...

阅读全文>>

以前知道有signed与unsigned的区别，但是很少有真正地碰到过，所以没有什么真正地了解。这次在coding的时候终于碰到，写下来以后好看。 错误的： module abs(clk,a,b,c);        input clk;        input [7:0]  a;        input [7:0]  b;     output reg  [7:0] c;      always@(posedge clk)   &...

阅读全文>>

   以下内容转自collus的博客      为了方便于广大FPGA设计爱好者对于自己设计项目的管理，以及促进大家的相互交流，OpenHw的网站工作人员设计开发了基于web服务器的 SVN管理系统。本人在使用SVN来管理我的项目设计后，感觉这个系统很是好用，非常感谢OpenHw网站工作人员对设计开发者的支持。下面就来简单介绍我是如何来使用SVN的，跟大家分享一下，并一起探讨一下如何更好更高效的使用该版本管理系统。由于本人对LEGO机器人的设计很感兴趣，一直以来都在做LegoBlaze这个项目。就以Lego的项目来介绍一下我是...

阅读全文>>

OpenCore原来使用的是CVS管理代码的。从09年起，更换用SVN管理代码，大家可以用TortoiseSVN软件下载代码，网址是：http://tortoisesvn.net/，安装后tortoiseSVN会和window的资源管理器右键菜单紧密结合在一起，使用起来非常方便。 在资源浏览器的一个空文件夹下点右键，选择SVN Checkout输入我们需要的代码URL，即可下载代码 以我们主要研究的ethernet_tri_mode工程的代码下载的路径为例： http://opencores.org/ocsvn/ethernet_tri_mode/ethernet_tri_mode 记住路径中要重复工程的名称两次。 登陆名和密码可以使用OpenCore注册...

阅读全文>>

阅读全文>>

   那天在OpenHW的论坛里闲逛，发现一个我以前也想过的问题：就是自己用代码来写RAM，然后让ISE把RAM综合成Block RAM？    最近在解决使用ISE simulator 仿真divider报错问题时（还没解决，麻烦高手教我），发现了一个例程，就是在讲这个问题。 现在才发现原来这么简单，只是多加一句话 // // The following example places 8-bit adders with // constant in a single block RAM primitive // (* bram_map="yes" *) module v_logic_bram_1 (clk, rst, A, B, RES);       &...

阅读全文>>

半年前，我曾经想在XUPV2P上移植linux，搜集了不少资料。但是后来发现与自己方向有些偏离所以放弃了。不过，感觉这些资料还是挺不错的，所以整理出来，写在博客中，希望能对有兴趣的朋友有所帮助。 我搜到的资料大概有三种方法。 它们的不同主要体现在： Toolchain Vendor trees 第一种：完全利用crosstool的方案： crosstool的脚本根据你所修改的选项，去网上找相应版本的gcc，gdb，glibc，内核等，下载并编译安装 但是可能是GNU网站改动的原因，自动下不了GCC，glibc，需要自己动手下载。 http://ftp.gnu.org/gnu/glibc http://ftp...

阅读全文>>

  这段时间一直在XUPV2P上做高清视频解码器，但是解码器总是要有能显示的东西，不然总是给人感觉不真实。但是从头开始编写display feeder工作量有些大，所以想偷偷懒。真幸运，给我找到了Slide Show using 256 MB DDR Memory 的plb_tft_cntlr_ref。    这个IP能显示640x480的BMP图片，但是离高清720p（1280x720）还是差距不小。 我想弄清其原理，优化应该不难。刚开始以为就是调几个参数就能搞定。结果这一搞就是一个多月，不过还是收获良多。    总结起来学到的东...

阅读全文>>

使用chipscope来观察coreconnect总线时序的第三篇博文，轮到opb了。 On-Chip Peripheral Bus的作用： 1，连接具有不同的总线宽度及时序要求的外设，以使这些外设能够尽量减少对 PLB 性能的影响。 2，一些低速的设备都连接在 OPB 总线上。像RS232，CF卡控制器，PS2控制器。 使用的软件是ISE9.1i,EDK9.1i,chipsocpe9.1.03. ISE和EDK是没有打SP的，但是chipsocpe是chipsocpe9.1.03的，如果用chipsocpe9.1.01的，EDK生成硬件时会报错。 本文使用的例程还是xilinx提供的在XUPV2P开发板上完成的Slide Show&n...

阅读全文>>

使用chipscope来观察coreconnect总线时序的第二篇博文，那就来看看DCR总线的时序吧。 Device Control Register Bus 有两个作用： 1，DCR总线是用于ppc general purpose registers和  DCR从设备的device control registers之间的数据传输。 2， DCR总线使configuration registers不在映射到内存地址空间上（它有自己的地址空间），从而减少了PLB总线的负荷，增加了PLB总线的带宽。 使用的软件是ISE9.1i,EDK9.1i,chipsocpe9.1.03. ISE和EDK是没有打SP的，但是chipsocpe是...

阅读全文>>